

Microcontrolere: arhitectură și aplicații

Descrierea CIP a Bibliotecii Naționale a României

ZOICAN, SORIN

Microcontrolere : arhitectură și aplicații / Sorin

Zoican. - București : Editura Academiei Oamenilor de Știință din România, 2011

Bibliogr.

Index

ISBN 978-606-8371-04-7

004.318

Editura Academiei Oamenilor de Știință din România

Adresa: Splaiul Independenței, nr. 54, sectorul 5, cod 050094 București, România

Redactor: ing. Mihail CĂRUȚAȘU

Documentarist: ing. Ioan BALINT

Coperta: ing. sist. Adrian Nicolae STAN

**Copyright © Editura Academiei Oamenilor de Știință din România,
București, 2011**

Sorin Zoican

Microcontrolere: arhitectură și aplicații



Editura Academiei Oamenilor de Știință din România

București

2011

PREFATĂ

Lucrarea "Microcontrolere-Arhitectură și aplicații" se adresează celor care doresc să cunoască funcționarea și utilizarea microcontrolerelor și este utilă tuturor celor care doresc să înceapă studiul acestora.

În această lucrare se prezintă în mod gradat modul în care se realizează un microprocesor, de la circuite logice simple la circuite complexe, programabile și ilustrează sistemele cu microprocesor, care integrate într-un singur circuit integrat, formează un microcontroler. De asemenea se indică modalitățile practice pentru implementarea unei aplicații în timp real cu microcontroler.

Lucrarea este structurată în 6 capitole.

Capitolul 1 se referă la noțiuni de aritmetică binară și introduce principalele noțiuni despre circuitele logice.

Capitolul 2 descrie funcționarea automatelor secvențiale programabile care vor sta la baza realizării unităților centrale de prelucrare (procesoare), ce constituie nucleul unui microcontroler.

Capitolul 3 se referă la unitatea centrală de prelucrare (UCP) în arhitectura clasică von Neumann. Sunt ilustrate: funcționarea microcalculatorului elementar, metode pentru creșterea performanțelor UCP și subsisteme ale UCP - unitatea aritmetică, unitatea de comandă, unitatea de adresare. Se exemplifică arhitectura unor procesoare specializate în prelucrarea digitală a semnelor.

Capitolul 4 descrie modul în care un procesor se poate sincroniza cu dispozitive externe. În acest capitol se prezintă conceptul de întrerupere și problemele referitoare la sistemul de întreruperi al unui microcontroler. Sunt ilustrate tipuri de transfer de intrare-ieșire (paralel, serial, programat sau prin DMA). Se prezintă modul de proiectare a selecției memoriei și a porturilor de intrare - ieșire.

Capitolul 5 ilustrează două arhitecturi de microcontrolere: arhitectura AVR (Atmel) – pentru microcontrolere de uz general și arhitectura ADSP218x (Analog Devices) – pentru microcontrolere pentru prelucrarea

de semnal. Sunt descrise modelele de programare, organizarea datelor, semnalele procesorului, realizarea unui sistem cu microcontroler.

Capitolul 6 prezintă modul în care se poate realiza o aplicație de timp real cu microcontroler și limbajul de programare pentru microcontrolerul ADSP218x. De asemenea, se indică modalități pentru optimizarea programelor scrise în limbaj C, pentru microcontrolere.

Corecturile și sugestiile cititorilor vor fi întotdeauna bine primite.

București

Prof. dr. ing.Sorin Zoican

CUPRINS

PREFAȚĂ.....	5
1. ELEMENTE DE ARITMETICĂ BINARĂ ȘI CIRCUITE DIGITALE ELEMENTARE.....	11
1.1. Elemente de algebră booleană	11
1.2 Coduri numerice	12
1.2.1 Reprezentări în virgulă fixă	12
1.2.2.Reprezentări în virgulă mobilă (flotantă)	14
1.3. Elemente de aritmetică binară.....	15
1.3.1.Adunarea și scăderea numerelor binare.....	15
1.3.2.Adunarea și scăderea în C2	16
1.3.3.Depășirea aritmetică (overflow)	17
1.3.4.Detectarea depășirii aritmetice	17
1.4. Circuite logice.....	19
1.4.1. Introducere.....	19
1.4.2. Circuite combinaționale (sisteme de ordin 0).....	20
1.4.3. Circuite secvențiale (sisteme de ordin 1).....	20
1.4.4. Automate secvențiale (sisteme de ordin 2).....	21
2. AUTOMATE SECVENTIALE PROGRAMABILE. UNITĂȚI DE PROCESARE ȘI COMANDĂ	23
2.1. Reducerea complexității automatelor secvențiale prin serializare (structurarea spațiului stărilor).....	23
2.2. Exemple de automate structurate	26
2.3. Principiul "pipe - line" (paralelism temporal).....	29
2.4. Automatul de comandă de tip CROM (controler + ROM)	29
2.4.1. Perfecționări ale automatului de comandă.....	32
3. UNITĂȚI CENTRALE DE PRELUCRARE. ETAPE ALE FUNCȚIONĂRII MICROPROCESORULUI	35

3.1. Sisteme de procesare de ordin 3. (Procesorul).....	35
3.2. Microcalculatorul elementar. Arhitectura von Neumann	36
3.2.1.Principiul transferului pe bus-ul de date.....	39
3.3. Funcționarea unui microcalculator elementar cu arhitectură von Neumann ...	40
3.4. Metode pentru creșterea performanțelor UCP	42
3.5. Sub sisteme ale UCP.....	43
3.5.1. Unități RALU (automate de prelucrare).....	43
3.5.2. Comanda execuției programelor.....	44
3.5.3. Unitatea de comandă (UC)	48
3.6. Microcontrolere specializate în prelucrarea digitală a semnalelor.....	52
3.6.1. Caracteristici ale procesoarelor DSP	53
3.6.2 Unități aritmetice și de control pentru procesoare DSP	55
4. SINCRONIZAREA PROCESORULUI CU DISPOZITIVE EXTERNE. TRANSFERURI INTRARE-IEȘIRE	57
4.1. Sincronizarea UCP cu dispozitive externe.....	57
4.1.1 Conceptul de întrerupere	57
4.1.2.Sincronizarea cu dispozitive lente	59
4.2. Interfețe de intrare-ieșire. Porturi I/O	59
4.2.1. Transferul de date. Protocoale de comunicație.....	62
4.3. Selecția memoriei	70
4.4. Selecția porturilor de intrare ieșire.....	73
5. EXEMPLE DE MICROCONTROLERE. PROIECTAREA UNUI SISTEM CU MICROCONTROLLER	79
5.1. Descrierea microcontrolerului ATMEL AT90S8515	79
5.2 Familia de procesoare DSP - ADSP 218x	95
5.2.1.Unitatea ALU	99
5.2.2.Unitatea MAC	101
5.2.3. Unitatea SHIFTER.....	104
5.2.4.Unitățile de adresare (Data Address Generator – DAG)	105

5.2.5. Unitatea de comanda (secvențorul de program)	106
5.3. Proiectarea unui sistem cu microcontroler	108
6. LIMBAJE DE PROGRAMARE PENTRU MICROCONTROLERE. PROIECTAREA APLICAȚIILOR	113
6.1. Organigrama generală a unei aplicații de timp real cu microcontroler	113
6.2. Setul de instrucțiuni al microcontrolerului ADSP2181	114
6.3. Optimizarea performanțelor unui program în limbajul C	119
BIBLIOGRAFIE	127

1. ELEMENTE DE ARITMETICĂ BINARĂ ȘI CIRCUITE DIGITALE ELEMENTARE

1.1. Elemente de algebră booleană

Algebra logică sau algebra booleană a fost concepută ca o metodă simbolică de tratare a funcțiilor logice formale, fiind ulterior extinsă și în alte domenii. Deoarece între logica formală și circuitele de comutație (cu două stări) există o corespondență directă (logica formală studiază valoarea de adevăr sau de fals a unor afirmații ce pot fi numai adevărate sau false, iar circuitele de comutație sunt realizate prin interconectarea unor comutatoare ce au două stări: închis sau deschis), algebra booleană s-a impus ca cea mai importantă modalitate de analiză și sinteză a circuitelor de comutație.

Algebra booleană se definește axiomatic astfel: fie $(M, \cdot, +)$ o mulțime cu două operații și $M = \{0, 1\}$ cu următoarele proprietăți (axiome):

- a) pentru orice elemente $x_1, x_2 \in M$ există relațiile (parte stabilă):
 $x_1 \cdot x_2 \in M$ și $x_1 + x_2 \in M$
- b) operațiile \cdot și $+$ sunt comutative
 $x_1 \cdot x_2 = x_2 \cdot x_1$ și $x_1 + x_2 = x_2 + x_1$
- c) operațiile \cdot și $+$ sunt asociative
 $(x_1 \cdot x_2) \cdot x_3 = x_1 \cdot (x_2 \cdot x_3)$ și $(x_1 + x_2) + x_3 = x_1 + (x_2 + x_3)$
- d) operațiile \cdot și $+$ sunt distributive una față de alta:
 $x_1 \cdot (x_2 + x_3) = x_1 \cdot x_2 + x_1 \cdot x_3$;
 $x_1 + (x_2 \cdot x_3) = (x_1 + x_2) \cdot (x_1 + x_3)$;
- e) există element neutru pentru fiecare operație
 $x \cdot 1 = x$ și $x + 0 = x$;
- f) există element invers (complementar) pentru fiecare operație
 $x \cdot x = x$ și $x + x = 1$;

Valorile 0 și 1 modelează logic stările circuitelor logice (digitale) care au două stări. O funcție $f: M \rightarrow M^n$, $M = \{0, 1\}$ se numește funcție booleană. M^n reprezintă produsul cartezian $M \times M \times M \times \dots \times M$.

Funcțiile logice sunt reprezentate cu ajutorul simbolurilor din figura 1.1:




Figura 1.1. Reprezentarea funcțiilor logice

1.2 Coduri numerice

1.2.1 Reprezentări în virgulă fixă

Codurile numerice se împart în coduri binare și coduri binar-zecimale. Codurile binare sunt reprezentări ale numerelor utilizate în sistemele digitale. Există următoarele tipuri de coduri binare:

1.2.1.1 Reprezentarea în modul și semn (MS)

Fie $(b_{n-1} b_{n-2} \dots b_0 \cdot b_{-1} \dots b_{-m}) = (N)_2$

Valoarea numărului în baza 10 este:

$$N = (-1)^{b_{n-1}} \cdot \sum_{i=-m}^{n-2} b_i \cdot 2^i$$

Gama dinamică a numerelor reprezentate în MS este $\pm (2^{n-1} - 2^{-m})$ (valoarea maximă, în modul este atinsă pentru $b_i=1$, $i = -m, n-2$, adică

$$\sum_{i=-m}^{n-2} 2^i = \frac{2^{-m}(2^{n-1+m} - 1)}{2^{-1}} = 2^{n-1} - 2^{-m}$$

Uzual $m=0$ (numere întregi). În acest caz - numere întregi reprezentate în MS pe n biți - gama dinamică devine $\pm(2^{n-1} - 1)$. În multe cazuri domeniul $\pm(2^{n-1} - 1)$ se scalează cu 2^{n-1} , adică

$N' = N / 2^{n-1}$, deci virgula va fi plasată imediat după bitul de semn; se reprezintă pe n biți numere fracționare cu semn. Gama dinamică pentru reprezentarea MS a numerelor fracționare este $\pm(1 - 1/2^{n-1})$.

1.2.1.2 Reprezentarea în complement de 1 (C1)

Dacă $N > 0$ atunci valoarea lui zecimală este (în reprezentarea MS):

$$(N)_{MS} = 0 \cdot 2^{n-1} + \sum_{i=-n}^{n-2} b_i \cdot 2^i$$

Numărul negativ $(-N)$ se reprezintă în complement de 1 prin $(-N)_{C1} = 1 b_{n-2} \dots b_{-m}$, unde $b_i = 1 - b_i$ (complement față de 1).

Pentru a reprezenta în C1 un număr negativ se consideră valoarea lui absolută și în reprezentarea acesteia se completează toți biții.

Exemplu: $(9)_{C1} = 00001001 = 9H$

$$(-9)_{C1} = 11110110 = F6H = 15 \times 16 + 6 = 246 = 255 - 9 = (2^n - 1) - 9$$

Rezultă o a doua regulă pentru obținerea reprezentării valorilor negative ale unui număr întreg în C1: scăderea din $2^n - 1$ a valorii sale absolute.

Gama dinamică pentru reprezentarea C1 este $\pm(2^{n-1} - 2^{-m})$ (la fel ca în cazul reprezentării MS).

Dezavantajul reprezentărilor MS și C1 este acela că valoarea 0 se exprimă în 2 moduri diferite; de exemplu pentru (MS) valoarea 0 este 000...0 sau 1000...0.

1.2.1.3. Reprezentarea în complement de 2 (C2)

Pentru numere pozitive reprezentarea este identică cu cea din (C1) și (MS).

Dacă numărul este negativ atunci $(N)_{C2} = 2^n - |N| =$ valoarea zecimală a codului numărului negativ N . Regula generală pentru $N \neq 0$ este $(-N)_{C2} = 2^n - N$.

Dacă numărul binar are reprezentarea în C2: $b_{n-1}, b_{n-2}, \dots, b_0.b_{-1} \dots b_{-m}$, atunci valoarea sa în zecimală este dată de relația:

$$N = (-1)b_{n-1} \cdot 2^{n-1} + \sum_{i=-m}^{n-2} b_i \cdot 2^i$$

Gama dinamică pentru reprezentarea în C2 este: $-2^{n-1} \leq N \leq 2^{n-1} - 2^{-m}$ deoarece pentru $N \geq 0$ $b_{n-1} = 0$ și valoarea maximă se obține pentru $b_i = 1$, $i = -m, n-2$,

deci $N_{\max} = \sum_{i=-m}^{n-2} b_i \cdot 2^i = 2^{n-1} - 2^{-m}$, iar pentru $N < 0$ $b_{n-1} = 1$ și valoarea

minimă se obține pentru $b_i = 0$, $i = -m, n-2$, deci $N_{\min} = -2^{n-1}$

Prin scalare cu 2^{n-1} se obține reprezentarea în C2 a numerelor fracționare.

Gama dinamică (pentru $m=0$) este: $-1 \leq N \leq 1 - \frac{1}{2^{n-1}}$

Există două moduri de obținere a reprezentării lui $(-N)$ în (C2):

- 1) Se adaugă 1 la reprezentarea binară în C1 alui (-N)
- 2) Se scade din 2n valoarea zecimală a lui N și apoi se reprezintă în binar (ca număr fără semn).

În tabelul 1 sunt prezentate implementările MS, C1 și C2 pentru numerele întregi pe 8 biți. Se observă că în reprezentarea C2 numărul 0 se exprimă într-un singur mod spre deosebire de reprezentările MS și C1.

1.2.2. Reprezentări în virgulă mobilă (flotantă)

Un număr N real se reprezintă în virgulă mobilă prin două numere binare: un număr fracționar cu semn pe m biți numit mantisă (M) și un număr întreg cu semn pe n biți numit exponent (E), conform relației $N=M \cdot 2^E$. Dacă exponentul este reprezentat în C2 atunci: $-2^{n-1} \leq E \leq 2^{n-1}-1$, mantisa respectă inegalitatea

$$0 \leq |M| \leq 1 - \frac{1}{2^{m-1}} < 1.$$

Rezultă gama dinamică pentru reprezentarea în virgulă mobilă (numere diferite de 0): $\frac{1}{2^{m-1}} \cdot 2^{-2^{n-1}} \leq |N| \leq (1 - \frac{1}{2^{m-1}}) \cdot 2^{2^{n-1}-1} < 2^{2^{n-1}} - 1$

(deoarece dacă $N \neq 0$ cea mai mică mantisă este $\frac{1}{2^{m-1}}$, iar cel mai mic exponent este -2^{n-1}). Uzual $n=8$, $m=24$ (exponent pe un octet, iar mantisa pe 3 octeți). Gama dinamică este mult mai mare decât în cazul reprezentărilor în virgulă fixă. Pentru $n=8$ rezultă o gamă cuprinsă între 10^{-38} și 10^{38} .

Tabelul 1

Valoarea fără semn a codului de reprezentare a numărului			Valoarea obținută prin interpretarea codului binar ca număr cu semn		
zecimal	binar	hexazecimal	(MS)	(C1)	(C2)
0	00000000	00	0	0	0
1	00000001	01	1	1	1
2	00000010	02	2	2	2
...
127	01111111	7F	127	127	127
128	10000000	80	0	-127	-128
...
254	11111110	FE	-126	-1	-2
255	11111111	FF	-127	0	-1

1.3. Elemente de aritmetică binară


1.3.1. Adunarea și scăderea numerelor binare

Adunarea și scăderea numerelor binare de 1bit se realizează conform tabelului 2. în care T - transport în rangul superior și I - împrumut din rangul superior.

Suma numerelor de 1bit se realizează cu ajutorul sumatorului de 1bit reprezentat în figura 1.2; pentru numere de n biți, suma se efectuează cu un sumator de n biți care reprezintă o extensie a sumatorului de 1bit.

Tabelul 2

x	y	x+y	T	x-y	I
0	0	0	0	0	0
0	1	1	0	1	1
1	0	1	0	1	0
1	1	0	1	0	0



a) Sumator pe un bit

b) Sumator pe 'n' biți

(se aduna $x_{n-1} \dots x_0$ cu $y_{n-1} \dots$ respectiv y_0 și transportul c_0 , iar rezultatul este $s_{n-1} \dots s_0$ și transportul c_n)

Figura 1.2. Sumatorul binar

Funcționarea sumatorului de n biți, asociată bitului de rang i este ilustrată în tabelul 3.

Tabelul 3

	Intrări			Ieșiri	
	xi	yi	Ci	Si	Ci+1
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

1.3.2. Adunarea și scăderea în C2

În reprezentarea în complement de 2 adunarea și scăderea se pot realiza cu aceeași unitate aritmetică (sumatorul pe n biți); acest lucru constituie un avantaj important. Scăderea lui Y din X se realizează prin adunarea la X a complementului de 2 al lui Y.

Fie X,Y doi operanzi, R rezultatul operației de adunare (scădere) și $(X)_{C2}$, $(Y)_{C2}$, $(R)_{C2}$ reprezentarea în complement de 2 a lui X,Y, respectiv R. Există următoarea relație: $(X+Y)_{C2} = (X)_{C2} + (Y)_{C2}$, cu condiția să nu existe depășiri de gamă. Depășirea (overflow) reprezintă, în cazul operațiilor aritmetice, modificarea bitului de semn datorită faptului că rezultatul operației este mai mare decât limitele gamei dinamice admise de reprezentarea numerică.

Suma algebrică se poate efectua în $(C2)$ prin adunarea reprezentărilor în $(C2)$ ale operanzilor. Rezultatul, pozitiv sau negativ va fi corect cu condiția să nu existe depășiri de gamă.

Exemplu: $n=8$; $G = (-128,127)$

1. $a>0, b>0$; $a=10, b=4$; $a+b=14$; $(a)_{C2}=10$; $(b)_{C2}=4$; $(a)_{C2}+(b)_{C2}=14$

2. $a<0, b<0$; $a = -1$; $b = -3$; $a+b = -4$; $(a)_{C2} = 256 - 1 = 255 = FFH$
 $(b)_{C2} = 256-3=253=FDH$ deci $(-1)_{C2}+(-3)_{C2} = FF+FD=1|FCH = FCH =$
 $= (-4)_{C2}$

3. $a \geq 0, b < 0$

3.1. $a = 1$; $b = -3$; $a+b = -2$; $(a)_{C2} = 1$; $(b)_{C2} = 256 - 3 = FDH$

$$(1)_{C2} + (-3)_{C2} = 1+FD = FEH = (-2)_{C2}$$

$$3.2. a = 3; b = -1; a+b = 2; (a)_{C2} = 3; (b) = FFH$$

$$(3)_{C2} + (-1)_{C2} = 3+FF = 1|02 = 2$$

1.3.3. Depășirea aritmetică (overflow)

Depășirea aritmetică poate apare numai dacă operanzii sunt de același semn și rezultatul este mai mare decât M sau mai mic decât $(-M')$, unde gama dinamică $G=[-M', M]$. Pentru numere întregi pe n biți reprezentarea în $C2$ poate fi ilustrată ca în figura 1.3.




Figura 1.3. Depășirea aritmetică

De exemplu (pentru $n=8$): $127+2 = 129 > 127$ deci rezultă depășire aritmetică. Efectuând adunarea în $(C2)$ se obține: $(127)_{C2} + (2)_{C2} = 7FH + 2H = 81H = 10000001 = (-127)_{C2}$

S-a alterat bitul de semn, deci a apărut depășire aritmetică.

1.3.4. Detectarea depășirii aritmetice

Fie $a, b \in G$.

1. Dacă a și b sunt de semne contrare, nu apare depășire aritmetică deoarece $|a+b| \in G$.

2. Dacă a și b sunt de același semn poate apare depășire aritmetică. În tabelul asociat operației de adunare se observă, pentru cazurile 1 și 6, dacă considerăm că

X_i și Y_i reprezintă biții de semn ai operanzilor, iar S_i reprezintă bitul de semn al operației, că:

$$\begin{aligned} X_{n-1} = 0, \quad Y_{n-1} = 0, \quad C_{n-1} = 1 & \rightarrow S_{n-1} = 1, \quad C_n = 0 \\ X_{n-1} = 1, \quad Y_{n-1} = 1, \quad C_{n-1} = 0 & \rightarrow S_{n-1} = 0, \quad C_n = 1 \end{aligned}$$

Deoarece semnul rezultatului a fost alterat rezultă că a apărut overflow. Se observă că există relația (în ambele cazuri):

$$C_{n-1} \oplus C_n = 1. \text{ Notăm cu OVF depășirea aritmetică, deci:}$$

$$\text{OVF} = C_{n-1} \oplus C_n, \text{ unde } \oplus \text{ reprezintă suma modulo 2 (SAU EXCLUSIV).}$$

1.3.5. Înmulțirea numerelor binare

Se va prezenta algoritmul de înmulțire a numerelor întregi cu semn reprezentate în C2 pe n biți. Fie $(X)_{C2} = (-1)_{x_{n-1}} \cdot 2^{n-1} + \sum_{i=0}^{n-2} x_i \cdot 2^i$ și

$$(Y)_{C2} = (-1)_{y_{n-1}} \cdot 2^{n-1} + \sum_{i=0}^{n-2} y_i \cdot 2^i.$$

Se notează produsul numerelor X și Y cu P, deci $P=XY$. Dacă X și Y sunt reprezentați pe n biți, produsul P va avea lungime dublă, 2n biți.

Produsul P se poate calcula prin mai mulți algoritmi; viteza de execuție (de calcul) depinde de tipul algoritmului utilizat.

Există algoritmi de înmulțire cu un pas (înmulțitor cu n+n intrări și 2n ieșiri - analog cu tabla înmulțirii - la ieșire se obține imediat produsul) și algoritmi în n pași (n este numărul de biți pentru operanzii ce se înmulțesc) secvențiali. În acest caz viteza de lucru este mai mică, dar complexitatea circuitelor utilizate este mai redusă decât în cazul algoritmilor cu un pas.

În continuare se va studia un algoritm secvențial de înmulțire a numerelor binare întregi reprezentate pe n biți.

Luând în considerare modul de scriere a lui X rezultă:

$$\begin{aligned} P = XY &= \{(-1) X_{n-1} 2^{n-1} + X_{n-2} 2^{n-2} + \dots + X_0 2^0\} Y = \\ &= (-1) X_{n-1} 2^{n-1} Y + X_{n-2} 2^{n-2} Y + \dots + X_0 2^0 Y = \\ &= \{2^{-1} [(-1) X_{n-1} (Y 2^n) + 2^{-1} (X_{n-2} Y 2^n + \dots + 2^{-1} (X_0 Y 2^n))]\} \end{aligned}$$

Înmulțirea cu 2^n este echivalentă cu o deplasare la stânga cu n biți, iar înmulțirea cu 2^{-n} este echivalentă cu o deplasare la dreapta cu n biți.

Deînmulțitul Y, înmulțit succesiv cu biții înmulțitorului X, x_i , se adună la produsul P (care inițial va lua valoarea 0), după care are loc o deplasare spre dreapta a lui P cu 1 bit, ș.a.m.d.

Rezultă algoritmul de înmulțire din figura 1.4.

În implementarea fizică a algoritmului, înmulțirile cu 2^n și 2^{-1} se realizează prin deplasări la stânga sau la dreapta. Deplasarea la dreapta se execută cu conservarea bitului de semn (deplasare aritmetică). Dacă la adunarea anterioară a rezultat $OVF=1$ atunci înseamnă că bitul de semn deja s-a alterat, deci trebuie inversat.

Deci deplasarea la dreapta se face după următoarea regulă:

$P_{n-1} \oplus OVF \rightarrow P_{n-1}, P_{i+1} \rightarrow P_i, i=0, \dots, n-2$, unde P_i sunt biții produsului P .




Figura 1.4. Algoritmul de înmulțire binară

1.4. Circuite logice

1.4.1. Introducere

Circuitele logice (digitale) se pot clasifica în circuite combinaționale (CLC) și circuite secvențiale (CLS). Circuitele combinaționale sunt caracterizate de faptul că ieșirea depinde de intrare prin intermediul unor funcții boolene; în cazul circuitelor secvențiale, ieșirea depinde de intrare și de starea circuitului (care conține istoria intrărilor). Circuitele combinaționale nu au "memorie" spre deosebire de circuitele secvențiale.

Circuitele digitale reprezintă fizic (electric) variabile boolene (în tensiune sau curent). În figura 1.5 sunt prezentate principalele caracteristici ale circuitelor logice. Orice circuit logic este caracterizat de tensiunile de ieșire V_{OH} , V_{OL} și de tensiunile acceptate la intrare V_{IH} , V_{IL} corespunzătoare nivelelor logice de "1" logic (high) și de "0" logic (low). Aceste valori sunt alese astfel încât să se asigure interconectarea între circuitele logice (domeniu $V_{OH} \subset$ domeniu V_{IH} și domeniu $V_{OL} \subset$ domeniu V_{IH}). Există o stare specială de ieșire numită starea de înaltă impedanță (high-Z) care permite conectarea mai multor ieșiri împreună.

1.4.2. Circuite combinaționale (sisteme de ordin 0)

Sistemul de ordin 0 nu are memorie; modificarea intrării produce modificarea ieșirii, impusă de funcția f , aproape simultan (după un timp de propagare mic). Circuitele combinaționale sunt realizate cu porți logice.




Figura 1.5. Caracteristicile circuitelor logice

Dintre circuitele combinaționale uzuale se remarcă: decodificatorul (demultiplexorul), multiplexorul, sumatorul binar, comparatorul, buffer-ul, codificatorul, memoria ROM și ariile logice programabile.

1.4.3. Circuite secvențiale (sisteme de ordin 1)

Un sistem de ordin 1 este realizat din sisteme de ordin 0 conectate printr-o buclă de reacție. Sistemul de ordin 1 are memorie. Ca exemple de sisteme de ordin

1 se pot enumera: latch-ul asincron, latch-ul sincron, latch-ul adresabil, memoria RAM și registrele.

1.4.4. Automate secvențiale (sisteme de ordin 2)

Se notează \mathbf{X} = mulțimea semnalelor de intrare, \mathbf{Y} = mulțimea semnalelor de ieșire, \mathbf{Q} = mulțimea stărilor. Se definește funcția $\Lambda: \mathbf{X} \times \mathbf{Q} \rightarrow \mathbf{Q}$ - funcția de tranziție a stărilor (funcția de tranziție internă) și $\delta: \mathbf{X} \times \mathbf{Q} \rightarrow \mathbf{Y}$ - funcția de ieșire (funcția de tranziție externă). Mulțimea semnalelor de intrare este $\mathbf{X} = \{x_1, x_2, \dots, x_n\}$, mulțimea semnalelor de ieșire este $\mathbf{Y} = \{y_1, y_2, \dots, y_m\}$, iar mulțimea stărilor este $\mathbf{Q} = \{q_1, q_2, \dots, q_p\}$. În figura 1.6 sunt reprezentate două modele de automate secvențiale:




Figura 1.6. Automate secvențiale

Vom nota \mathbf{Q}_{k+1} , \mathbf{Q}_k vectorii de stare ai automatului la momentele $k+1$, respectiv k , \mathbf{X}_k vectorul de intrare la momentul k și \mathbf{Y}_{k+1} vectorul de ieșire la momentul $k+1$. Pentru automatul de tip Mealy există relațiile $\mathbf{Q}_{k+1} = \Lambda(\mathbf{X}_k, \mathbf{Q}_k)$ și $\mathbf{Y}_{k+1} = \delta(\mathbf{X}_k, \mathbf{Q}_k)$. Pentru un automat Moore $\mathbf{Q}_{k+1} = \Lambda(\mathbf{X}_k, \mathbf{Q}_k)$ și $\mathbf{Y}_{k+1} = \delta(\mathbf{Q}_k)$.

Modelele Mealy și Moore nu reprezintă clase de sisteme diferite, ci modele diferite. Un același automat poate fi modelat ca automat Moore (pentru număr mare de stări) sau ca automat Mealy (pentru număr mic de stări). Descrierea


automatelor se poate face prin tablouri (tabele) sau prin grafuri de tranziții ca în figura 1.7.

Q(stare)/ X(intrare)	x_1	...	x_i	...	x_n
q_1					
...					
q_j			q_{ij}		
...					
q_p					

a) tabela stării următoare

Q (stare)	Y (ieșire)
q_1	y_1
...	...
q_p	y_p

b) tabela ieșirilor



c) descrierea prin graf de tranziții

q_0, q_1, q_2 - stări

e_1, e_2, e_3, e_4 - evenimente de intrare

Figura 1.7. Descrierea automatelor secvențiale

Ca exemple de automate secvențiale se pot enumera: bistabilul T, bistabilul D, numărătorul.

Automatele secvențiale vor fi structurate astfel încât să se simplifice circuitele CLC, din structura acestora și să se poată modifica evoluția automatului prin citirea unor informații din exterior. Se ajunge la un nou concept – automat secvențial programabil – care stă la baza arhitecturii unui procesor sau microcontroler.